NOVA CONFIGURAÇÃO DE POSICIONAMENTO DE MÓDULOS DE IP CORE PARA FIELD PROGRAMMABLE GATE-ARRAYS (FPGAs)

INTRODUÇÃO

Os Field Programmable Gate-Arrays (FPGAs) são dispositivos programáveis, introduzidos no mercado de eletrônicos nos anos 80, sendo considerados um circuito integrado comercial sem funcionalidade própria, podendo se transformar em qualquer tipo de circuito através da implementação de núcleos de propriedade intelectual (Intellectual Property Cores, IP Cores), criado por um projetista de circuito. Hoje em dia, diversas empresas disputam o mercado de sistemas digitais programáveis, onde é possível encontrar famílias de FPGAs de maior desempenho, através da utilização de redes intrachip (Networks-on-Chip, NoCs) dinâmicas e irregulares: NoCs que suportam possibilitam a reorganização de vários IP Cores, de diferentes tamanhos (irregulares), durante o seu funcionamento. Este advento só é possível através da combinação de dois processos: a) o mapeamento das tarefas, isto é, a associação do fluxo de dados do funcionamento de cada tarefa de seu respectivo IP Core; b) uma vez mapeado o fluxo da aplicação, deve-se realizar o posicionamento destes módulos de IP Core sobre a NoC, de maneira que o espaço físico da rede intrachip não seja violado. A presente invenção refere-se ao desenvolvimento de um novo método para os IP Cores sejam posicionados da maneira mais eficiente possível, uma vez que o projetista apresenta o mapeamento do funcionamento do seu projeto de sistema de FPGA.

APLICAÇÕES E PÚBLICO-ALVO

A presente invenção se insere no campo de Circuitos Integrados, mais especificamente sobre arquiteturas com NoCs dinâmica, onde um processo de configuração e reconfiguração de dispositivos programáveis do tipo FPGA tem a sua implementação física a partir da descrição do comportamento de um sistema digital, através do mapeamento de tarefas e posicionamento de seus correspondentes módulos de hardware: IP Cores.

DIFERENCIAL

O mapeamento e o posicionamento em redes intrachip dinâmicas irregulares ainda é um grande desafio nos dias atuais, devido a escalabilidade dos IP Cores. Muitos métodos são aplicados para tentar atingir uma boa configuração sobre os IP Cores posicionados em uma NoC, porém, devido a complexidade deste problema, eles quase nunca oferecem a melhor solução possível. A presente invenção propõe um método, através de um novo algoritmo, que oferece a melhor solução possível da configuração das redes intrachips.

ESTÁGIO DE DESENVOLVIMENTO